top of page

BMBF fördert Design Instrumente für souveräne Chipentwicklung mit Open Source (DE:Sign)

Aktualisiert: 20. Juni


Die Mikroelektronik hält als eine der zentralen Zukunftstechnologien branchenübergreifend Einzug in unterschiedlichste Anwendungen wie beispielsweise im Automobil- und Maschinenbau sowie in der Energie- und Medizintechnik. Aber auch um gesellschaftliche Herausforderungen wie den Klimawandel zu bewältigen, sind Halbleiterchips unerlässlich. Um den Umbau hin zu einer resilienteren Wirtschaft zu ermöglichen, sind eigene Chipinnovationen gefordert. Deshalb werden zunehmend maßgeschneiderte, leistungsfähigere und dennoch energiesparende Halbleiterchips benötigt.


Ein bedeutender Anteil des Know-hows in der mikroelektronischen Wertschöpfungskette liegt im Entwurf von Mikrochips und in den dafür verwendeten Software-Werkzeugen. Durch wenige Anbieter von Chipdesign-Software ist die Technologieoffenheit eingeschränkt. Kleine, mittlere und neue Unternehmen treffen daher auf ein schwieriges Marktumfeld, das ihnen den Einstieg ins Chipdesign erschwert oder verhindert und somit innovationshemmend wirkt.

Die Richtlinie DE:Sign dient dazu, mittel- und langfristig technologieoffene Werkzeugketten aufzubauen, Lücken in Designprozessen zu schließen und somit hiesige Chip- und Systeminnovationen zu fördern. Sie soll darüber hinaus auch Voraussetzungen schaffen, um die Vertrauenswürdigkeit und Sicherheit von Komponenten und Systemen zu steigern und internationale Abhängigkeiten zu reduzieren. Diese Richtlinie ist von Beginn an so gestaltet, dass sie eng mit den Zielen und Maßnahmen des European Chips Act verbunden ist.

Ziele der Förderrichtlinie sind:

  • der Ausbau des Chipdesign-Ökosystems in Deutschland

  • die Stärkung der Innovationskraft im Kernbereich Chip-/Systemdesign der mikroelektronischen Wertschöpfungskette am Standort Deutschland

  • die Qualifizierung neuer Methoden und Werkzeuge mit hohem wissenschaftlich-technischen Potenzial für industriegetriebene Anschlussprojekte sowie eine mittel- und langfristige wirtschaftliche Verwertung

  • die Reduzierung der Entwicklungskomplexität und der Entwicklungszeit für Chipdesign

  • die Erhöhung der Design-, Fertigungs- und Digitalkompetenz in Deutschland

Um die Förderziele zu erreichen, sollen Forschungsprojekte gefördert werden, die auf neue, quelloffene Designinstrumente und -methoden wie auch Chipdesigns basierend auf quelloffenen Werkzeugen für die Mikroelektronik abzielen. Dazu zählt auch die Neu- oder Weiterentwicklung von Designwerkzeugen einschließlich Simulations-, Test- und Verifikationssoftware sowie die Entwicklung und der Aufbau von IP-Bibliotheken und PDKs. Unter Chipdesign wird hier der Entwurf von integrierten Schaltungen und Chipsystemen (System-on-Chip, System-in-Package) verstanden.

Die geplanten FuE-Arbeiten müssen in mindestens einem der folgenden Bereiche den Stand der Technik deutlich übertreffen:


a) Quelloffene EDA-Werkzeuge, PDKs und IP-Bibliotheken zur Vervollständigung und Stärkung der Werkzeugkette:


b) Entwicklung neuer (quelloffener) Entwurfsmethodik:


c) Neuartige Chipdesigns einschließlich neuer Ansätze für Architekturen und Topologien auf der Basis von quell­offenen EDA-Werkzeugen, PDKs und IP im Rahmen von Designprojekten mit der Erbringung des Nachweises der Machbarkeit in Form eines klassischen Hardware-Demonstrators oder eines virtuellen Demonstrators mit Elektronikhardware-Bezug.


d) Entwicklung und Erforschung von Entwurfswerkzeugen, PDKs und IP für neuartige Technologien (z. B. Chiplets, Advanced Packaging, MEMS, Hochfrequenz, Hochvolt, (Ultra‑)Low-Power, Photonik etc.). Neben quelloffenen Ansätzen sind auch Lösungen unter Nutzung von nicht quelloffenen (closed-source) Entwurfswerkzeugen und -methoden zugelassen, mit dem Ziel einer wirtschaftlichen Verwertungsperspektive für die Entwurfswerkzeuge selbst.


Antragsberechtigt sind staatliche und nichtstaatliche Hochschulen, außeruniversitäre Forschungseinrichtungen und/oder Unternehmen der gewerblichen Wirtschaft. Eine besondere Bedeutung hat dabei eine starke Einbindung von kleinen und mittleren Unternehmen (KMU) und Start-ups, deren Einstieg ins Chipdesign ermöglicht und erleichtert werden soll. Die über Quelloffenheit hinausgehenden Ergebnisse des geförderten Vorhabens dürfen nur in der Bundesrepublik Deutschland oder dem Europäischen Wirtschaftsraumsund der Schweiz genutzt werden.



Die Projektdauer ist auf bis zu drei Jahre anzulegen.


Das Antragsverfahren ist zweistufig angelegt. In der ersten Verfahrensstufe sind dem beauftragten Projektträger beurteilungsfähige Projektskizzen elektronisch über das Internetportal https://foerderportal.bund.de/easyonline einzureichen. Bei Verbundprojekten sind die Projektskizzen in Abstimmung mit dem vorgesehenen Verbundkoordinator vorzulegen. Für alle Vorhaben wird empfohlen, vor dem Stichtag bereits in einer frühen Skizzenphase Kontakt mit dem zustän­digen Projektträger aufzunehmen.


Die Vorlagefrist endet am 31. Juli 2023.

Mehr Informationen:https://www.bmbf.de/bmbf/shareddocs/bekanntmachungen/de/2023/06/2023-06-02-Bekanntmachung-Chipentwicklung.html?view=renderNewsletterHtml



Hinweis: Der obenstehende Text erhebt keinen Anspruch auf Richtigkeit, Vollständigkeit und Aktualität.


bottom of page